PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-182256

(43)Dat f publicati n of application: 14.08.1986

(51)Int.CL

H01L 27/15

H01L 21/20

(21)Application number : 60-022924

(22)Dat of filing:

60-022924 08.02.1985 (71)Applicant:

TOSHIBA CORP

(72)Inventor:

OKAJIMA MASASUE

SUZUKI NOBUO


NAKAMURA MASARU


(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF


(57)Abstract:

PURPOSE: To obtain a unified device by directly bringing mirror surfaces into contact mutually in a semiconductor substrate, on the surface thereof a light—emitting or light—receiving element being formed and the surface thereof being mirror—processed, and semiconductor substrate, on the surface thereof an electronic element being shaped and the surface thereof being mirror—processed.

CONSTITUTION: The upper surface of an N-GaAs substrate 11 is mirrorpolish d to roughness of 500Å or less, N-Ga0.65Al0.35As 12, a nonadd d GaAs active layer 13, P-Ga0.65Al0.35As 14 and N-GaAs 15 are superposed through a MOCVD method, etc., and Zn is diffused to form a striped P-GaAs connecting layer 16. A laser base body 10 with a resonator and surface 18 in the vertical direction to the layer 16 is formed through RIE. An electronic device is shaped to an Si substrate 19, the surface ther of takes a P-type, and the substrate 19 is mirror-processed to the sam surface roughness. Mirror surfaces are substituted by methanol and dried by 'Freon(R)'. bonded mutually in an atmosphere of the quantity of floating of dust of 20 pcs/m3 or less, treated at 200° C or higher and joined firmly. According to the constitution, the characteristics of a laser and the electr nic device can each be optimized, thus simply acquiring an integrated unified device having high reliability.







LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejectin]

[Dat f extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 公 開 特 許 公 報 (A) 昭61-182256

@Int.Cl.4

識別記号

庁内整理番号

❸公開 昭和61年(1986)8月14日

H 01 L 27/15 21/20 6819-5F 7739-5F

審査請求 未請求 発明の数 2 (全8頁)

60発明の名称

半導体装置及びその製造方法

②特 願 昭60-22924

四出 願 昭60(1985) 2月8日

Œ 秊 ⑫発 明 者 岡 島 信 夫 79発 明 者 鉿 木 村 優 ⑫発 明 者

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

⑪出 願 人 株 式 会 社 東 芝 川

川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外2名

明細質

1.発明の名称

半導体装置及びその製造方法

2.特許請求の範囲

(1) 表面側に半導体発光素子或いは半導体受光素子が形成され且つ 表面側が脱面状態に形成された第1の半導体基板と、表面側に電子案子が形成されたつま面側が 競面状態に形成された第2の半導体基板とを具備 し、上記各半導体基板はその表面側を直接接着されて てることを特徴とする半導体 装置。

図 第1の半導体 基板の表面個に半導体発光素 面個に半導体発光素子を形成し、且つその表面側に半導体 受光素子を形成し、且つその表面側を平均化する工程と、第2の半導体圏を平均の表面側を水流に積める工程と、上記平均にた各平均面を水流に積める、このは、は、1000 を 100 を 100

導体装置の製造方法。

(3) 前記平坦化する工程は、前 記案子を形成したのち前記基板の装面側を表面粗 さ 5 0 0 [人]以下に護面研磨することである特 許請求の範囲第 2 項記載の半導体装置の製造方法。

(4) 前配平坦化する工程は、前 記案子を形成する前に前配基板の表面を表面粗さ 5 0 0 [人]以下に緩面研磨することである特許 請求の範囲第 2 項記載の半導体装置の製造方法。

⑤ 前記平坦化する工程は、前 記鏡面研磨したのち、該研磨面上にMOCVD法 或いはMBE法によりエピタキシャル成長離を形 成することである特許請求の範囲第4項記載の半 導体装置の製造方法。

(G) 前記清浄な雰囲気とは、ゴ ミ 浮遊量が20 [個/m³]以下の雰囲気であ ることを特徴とする特許請求の範囲第2項記載の 半導体装置の製造方法。

(7) 前記熱処理により前記各平 坦面の接着を行った後、前記第1の半導体基板の ― 部或いは全部を

- 1 -

除去することを特徴とする特許請求の範囲第2項 記載の半導体装置の製造方法。

3、発明の詳細な説明

(発明の技術分野)

本発明は、発光素子や受光素子等の光半導体系子と電子素子とを一体形成した半導体装置及びその製造方法に関する。

(発明の技術的背景とその問題点)

- 3 -

光デバイスを電子デバイスと同一基板上に集積化 する上での大きな障害になっている。

本発明は上記の事情を考慮してなされたもので、 その目的とするところは、発・受光デバイスと電子デバイスとを集積一体化することができ、且つ 素子特性の向上をはかり得る半導体装置を提供することにある。

また、本発明の他の目的は、従来のエピタキシャルによらず、発・受光デバイスと電子デバイスとの集積一体化を容易に行うことのできる半導体装置の製造方法を提供することにある。

電気信号に変えて光信号によりチップ間の信号伝送を行うことが論理演算 回路の高速化をはかる上で極めて有力な手段となる。このような点から、発・受光デバイスを電子デバイスと同一基板上にモノリシックに集積化する技術の実現が強く望まれている。

しかしながら、電子デバイスが形成されている SI基板と、発・受光デバイスを構成する直接圏 移型のGAAS、GAA & AS, In P.

I n G a A S P 。 I n G a A S

(発明の関要)

本発明の骨子は、化合物半導体混晶等により形成された発・受光デバイスを、これと格子定数が極めて近い半導体基板上に形成し、これを電子デバイスの形成に適した半導体基板上に接合させることにより、発・受光デバイスと電子デバイスとを集積一体化することにある。

従来、銭面研磨された半導体ウェハ同志を水や アルコール等で振れた状態で接触させると、両者 が接着する現象はしばしば経験するところである。

しかしながら、これは水等の 液体の表面張力によ るものであり、乾燥させたウェハでは観察されて いない。本発明者等は、餓面研磨されたGaAS, In P 等の化合物半導体や シリコンの表面を十分 に清浄にし、且つ高度にクリーンな雰囲気の下で **閲種成いは異種の2つの面を接触させると強固な** 接合体が得られることを見出した。さらに、この ようにして得られた接合体の接着強度を十分と高 めるには、200[で]以上の熱処理が必須であ ることが判った。この接着の現象を更に詳しく調 べた結果、これら結晶の表面に自然酸化膜が形成 されていることが接着させるための必須の条件で あることが判った。この自然酸化膜の存在は、例 えばエリアソメトリー等の方法で確められるが、 より簡便には清浄化された表面に水滴を置き、そ れが広がることで容易に判定できる。即ち、表面 が揮発性から親水性に変ることが自然酸化膜の存 在の胚拠になる。この自然酸化膜はさまざまな条 件下で形成されるが、本発明者等の実験によれば 高々数分の通常の水洗工程で十分であった。

- 7 -

これらの半導体基板をその 表面 関を直接接着して一体化するようにしたもので ある。

また本発明は、上記構造の半導体装置とは半導体を振り、上記構造の半導体を配置して半導体を発力を形成したののでは、対象を平坦化し、対象ののでは、対象を平坦化したののでは、対象を発力を形成し、は、は、対象を発力を対象を対象を対象を対象を対象を発音するようにした方法である。

(発明の効果)

本発明によれば、発・受光デバイスと電子デバイスとを独立なプロセスで製造できるので、その製造が極めて容易となる。また、それぞれの素子の特性を最適化することができるので、一体化学の素子性能を発来のモノリシック光電子集積化半導体装置に比べて大幅に向上させることができる。さらに、接着両は譲適研磨されたままの面なので、

本発明はこのような点に着目し、発光素子及び受光素子等の光半導体素子と通常の電子素子とを含む半導体装置において、表面側に半導体発光素子成いは半導体受光素子が形成され且つ表面側が鏡面状態に形成された第1の半導体基板と、表面側に電子素子が形成され且つ表面側が鏡面状態に形成された第2の半導体基板とを具備してなり、

-8-

上部に電極や絶縁膜の凸部がなく、接着は容易である。 しかも、不要な電極が接着面にないため、寄生容量を減らすことができる。 この効果は、特に半絶縁性基板を用いると顕著に現われる。

(発明の実施例)。

まず、実施例を説明する前に、本発明の基本原で理について説明する。 ***

そこで本発明者等は、次のような処理を施する。 とにより、ガラス同志の接合のように半導体結晶 体同志の接合も可能なことを見出した。即ち、2 つの半導体結晶体の接合すべき面を表面相さ 500[人]以下に平滑化し、5分間水洗した。 平滑化の方法は、銀面研磨或いは銀面研磨した表面上にその平組さを損わない方法、例えば

-11-

このような事実は、半導体結晶体の表面を親水性にし、その密糖接合後に200[で]以上の加熱処理を施せば、高い接着強度が得られることを意味している。

以下、本発明の詳細を図示の実施例によって説明する。

第1図(a)~(e)は本発明の一実施例に係わる半導体装置の製造工程を示す斜視図及び側面図である。この実施例は、GaAℓAS系半導体レーザと電子デバイスとを集積一体化し、モノリシックに形成したものである。

以上のことから、研磨した清浄 な 半導体の面は水洗だけで表面が観水性となり、 精 浄 な 環 境下で且つ 200[で]以上の過度下で 接 合すれば強固に接着体を得ることができる。

一方、2000[℃]程度の加熱 温度では、半導体構成原子ついてはもとより、 最 も 拡散し易い 1 価イオンでも、半導体精晶中にお ける 拡散速度は通常無視できる程度に小さいこと は 周知である。また、この200[℃]付近の 温度では、酸化膜

-12-

ます、第1図(a)に示す如く N - G aAS甚板11の上面を表面相さ500 [å] 以下に鉄面研磨したのち、この基板11上に

N - G $a_{0-8.5}$ A $\ell_{0-8.6}$ A S クラッド 勝 $1\ 2$. アンドープ G a A S 活性 b b $1\ 2$.

PーG ao.es A & o.ss As クラッド 簡14及びN ーG a A S コンタクト 層15を類次成長形成する。 このとき、成長層表面が当初の鏡面研磨した基板 表面の平坦性を調うことのないようMOCVD法 或いはMBE法によって成長形成することが望ま

次いで、SINをマスクとして、第1図(b)に示す如く幅5〔μπ〕程度のストライプ状部分の表面にZn拡散を行い、N-G aAsコンタクト圏15の一部をP型化してP-GaAsコンタクト圏16を形成する。これは、GaAs活性圏13に流れる電流をストライプ状に狭窄するためのものである。

次いで、フォトレジスト等をマスクとして、 B C l s + C l 2 混合ガスによる 反応性イオンエ

-14-

ッチング法により、第1図(c)に示す如く電流ストライプ(P型コンタクト層)16と垂直に共振器端面18を形成すると共に、不要な部分をエッチング除去する。これにより、半導体レーザ基体10が形成される。

次に、第1図(d)に示す如く、電子での製造に適したSI基板19の表面を表現べた手順により、半導体レーザ基体10と接着した。 熱のたい はい 日本のでは、日本のではのでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本の

なお、S I 基板 1 9 上に形成する電子デバイスは、上記の接着工程前に予め形成しておくのが望ましい。また、必要があれば、NH 4 - H 2 O 2 - H 2 O 系等のエッチング液を用いて、第 1 図 (e) に示す如くN-GaAS基板 1 1 を 最終的 - 1 5 -

凹部22内に同図(b)に示す如く

P * - I n_{1-u} G a_u A S_v P_{1-v} 電極取出し腰 2 3 . P - I n P クラッド圏 2 4 . アンドープ I n_{1-x} G a_x A S_y P_{1-y} 活性圏 2 5 及び N -I n P クラッド層 2 6 を順次成長形成する。

次いで、第2図(c)に示す如くクラッド層と4・26及び活性層25を、レーザ発援はははないでは、その後にははは、カードの関系をNーInP型込み層23で埋込み層23で埋込み層23で埋込み層23で埋込みの不型電板2回がより、乗りたオーミック電板29を形成されることになる。

ここで、成長するメサ部の高さは昭凹部 2 2 の外閣と同じ高さになるよう異難し、愚後の 鏡 面 研磨で 完全に同一高さとする。図には示さないが、最後に研磨を行うために、半導体レーザ基 体及び 後述する電子素子部基体共に凹部内の素子主要部

に除去するようにしてもよい。

第2図(a)~(h)は他の実施例に係わる半 導体装置の製造工程を示す断面図である。この実 施例は、JnGaAsP系半導体レーザとこのレ ーザを駆動するGaAs系MESFETとを集積 一体化したものである。

まず、第2図(a)に示す如く、半絶縁性 | n P 基板 2 1 の表面に凹部 2 2 を形成し、この — 1 6 --

には、必要に応じて研磨の前に保護膜を付けるものとする。

一方、第2図(『)に示す如く半絶縁性 GaAS基板31上に 凹部32を形成し、この凹部32の表面にS1イオン注入で N型括性器33を形成する。 太いで、第2図(9)に示す如くか・1年間板34をFETチャネル即上部に作り、該ゲート電極をマスクとして N・型 領域35をイオン注入で形成し、ソース電極36を作製する。これにより、電子デバイス基体30が形成されることになる。

以上のようにして作製した基体20、30の表面を饒面研磨して、先に述べた手順により水洗洗浄後付置合わせして圧等すると、2つの基体は一体の半導体装置となる。ここで、饒面研磨は表面粗さが500[入]以下となる条件とし、熱処理はH2雰囲気中500[で]で1時間行った。

かくして製造された半導体装置は、製造方法が簡単であるため、製造歩留りや信頼性が高く、また半導体レーザと電子デバイスとの特性をそれぞ

-18-

れ 最適化することができる。さらに、 半導体レーザの N ー I n P クラッド圏 2 6 と電子 デパイスの N + 型圏 3 5 との接続配線が不要となり、 寄生容量 等も小さくできる構造を持つので、 高いパフォーマンスを有する。

なお、太発明は上述した各実施例に限定される ものではない。例えば、前記発・受光デバイスと しては、半導体レーザの代りに発光ダイオード、 PINフォトダイオード及びアパランシェフォト ダイオード等を用いることが可能であり、またそ れらの材料としてはGaAs/GaAlAs, InP/InGaAsP等のローV族化合半導体 の他に、HgCdTe, ZnS, ZnSe等のII - VI 族化合物半導体にも適用可能である。 周様に、 電子デバイス形成に選した基板としては、Si. InPの他に、GaAS等の半導体を用いること が可能である。また、半導体基板の表面に素子形 成を行った後その表面が鏡面状態であれば、鏡面 研磨工程を省略してよいのは明らかであり、この ことから鏡面研磨工程と素子形成工程の順序を入 -19-

植、30…電子デバイス基体、31… S I 基板、32…凹部、33… N 型話性層、34 … ショット キー電板、35…N * 型領域、36 … ソース電極。 替えてもよい。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。 4. 図面の簡単な説明

第1 図(a) ~ (e) は本発明の一実施例に係わる半導体装置の製造工程を示す斜視図及び側面図、第2 図(a) ~ (h) は他の実施例に係わる半導体装置の製造工程を示す断面図である。

- 20 -

出願人代理人 弁理士 鈴江武彦

